VHDL中VECTOR向量的引用

1、input:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

例如这里定义了一个四位的VECTOR 向量。

2、SIGNAL temp1: STD_LOGIC;

SIGNAL temp2:STD_LOGIC_VECTOR(1 DOWNTO 0);

如何引用第一步中的VECTOR向量来给第二部中的向量赋值呢？

3、第一：给temp1赋值；temp1<=input(n) 注意：n可以是0到3的整数。

第二：给temp2赋值：temp2<=input(2 DOWNTO 1)。