cadence中，画总图时，如何生成总图端子标志？

1、 首先进入子图中（AD部分），画好对应信号线端口和对应命名

2、cpu页面也类似画好端口

3、进入根目录图，按图示操作。更新根目录CPU部分框图

4、类似的操作更新AD部分对应框图

5、这时，可以看到，对应部分的端口已经生成出来。

画线连接对应生成端口。完成