1、打开Cadence allegro 16.6,选择GXL组件

3、按照提前设计好的叠层,例如Top->GND1->GND2->Bottom,或者Top->VCC-&爿讥旌护gt;GND->Bottom等,在subclass name里编辑输入相应图层的名字,并计算好阻抗


6、导入结构图后进行net in logic,导入网表。

时间:2024-10-12 03:07:04
1、打开Cadence allegro 16.6,选择GXL组件
3、按照提前设计好的叠层,例如Top->GND1->GND2->Bottom,或者Top->VCC-&爿讥旌护gt;GND->Bottom等,在subclass name里编辑输入相应图层的名字,并计算好阻抗
6、导入结构图后进行net in logic,导入网表。