1、第一步，从开始菜单中打开cadence文件夹，从选项中选择PCB Editor，如图所示;
2、第二步，打开上次保存的brd文件；
3、第三步，打开的PCB文件的基本介绍如下图所示，然后选择file--import-logic；
4、第四步，在import logic中，cadence 选项中- import logic type选择capture cis ，place changed component选择always，注意路径选择；
5、第五步，导入网表后，会提示导入结果，此时打开display--status，查看symbol nets，unplaced symbols,unrouted nets 显示是100%，表示导入成功。
1、1-从开始菜单中打开cadence文件夹，从选项中选择PCB Editor，如图所示;
2-打开上次保存的brd文件；
3-打开的PCB文件的基本介绍如下图所示，然后选择file--import-logic；
4-在import logic中，cadence 选项中- import logic type选择capture cis ，place changed component选择always，注意路径选择；
5-导入网表后，会提示导入结果，此时打开display--status，查看symbol nets，unplaced symbols,unrouted nets 显示是100%，表示导入成功。
